عطر و ادکلن ارشاکو
آموزش تصویری VHDL و FPGA به زبان فارسی | کلوپ آموزش
منوی بالا را از قسمت نمایش -> فهرست انتخاب کنید

آموزش تصویری VHDL و FPGA به زبان فارسی

آموزش کاملا فارسی

به صورت مالتی مدیا

آموزش به صورت مفهومی

همراه با حل تمرین و مثال های گوناگون

آموزش توسط استاد پای تخته !

مناسب برای تمامی دانشجویان

با ما استاد را به خانه بیاورید !

کیفیت مناسب صدا و تصویر

موارد تدریس شده در این فیلم آموزشی:

 

 

مقدمه ای مدارهای برنامه پذیر و FPGA

برخی جزییات زبان توصیف سخت افزار VHDL

روش های توصیف با مدلسازی مدارهای دیجیتال در VHDL

انواع سیگنال در VHDL

برنامه های فرعی توابع و پکیج ها

نمونه هایی از برنامه های VHDL

مدارهای مجتمع ICS

مدارهای برنامه پذیر

مدارهای دیجیتالی

فلیپ فلاپ ها

طراحی سنتی مدارهای دیجیتال

طراحی دیجیتال نوین

ساختار FPGA و کاربرد VHDL در طراحی خودکار مدارهای دیجیتال

معرفی FPGA

ساختار FPGA

اجزا تشکیل دهنده بلوک ها یا سلول های منطقی

مقدمه زبان توصیف سخت افزار VHDL

بلوک پایه یک طرح دیجیتال یا مجموعه در VHDL

نوع BIT TYPE

اجرای همزمان عباراتCONCURENCY

قیمت فقط ۱۰۵۰۰تومان

 

http://www.learncloob.ir/wp-content/uploads/uc_739102.png

 ابتدا محصول را درب منزل دریافت کنید و سپس هزینه آن را به مامور پست بپردازید.

 

 

 

 

 

 

 

 

Buffer

ضوابط و نکات عمومی در VHDL

حروف بزرگ و کوچک در VHDL

نمایش ۰و ۱ منطقی در VHDL

نمایش اعداد در vHDL

نوع BIT -VECTOR

نوع TIME TYPE

نوع BOOLEAN TYPE

نوع std_ulogie type , std_logic type

نوع std_ulogic_vector type,std_logic_vector

تخصیص سیگنال با عبارت کلی others

عملگرها در VHDL

روش های توصیف با مدلسازی دیجیتال VHDL

توصیف یا مدلسازی Behavioral

توصیف یا مدلسازی RTL یا DATAFLOW

توصیف یا مدلسازی structural

توصیف یا مدلسازی dataflow یل VHDLهمزمان

مدل کردن تاخیر در VHDL

تاخیر در گیت ها

تاخیر انتشار در سیم transport delay

تخصیص مقداری به سیگنال به صورت شرطی

توصیف یا مدلسازی رفتاری bahavvioral modeling

پروسس و VHDL ترتیبی

پروسس برای مدارهای ترکیبی

کاربرد متغییر در PROCESS

تفاوت variable و signal در process

کاربرد صفت 

انواع حلقه ها در VHDL

پروسس process بدون لیست سیگنال و با عبارات

عبارت waite for

کاربرد constant

توصیف یا مدلسازی مدارهای دیجیتال به صورت ساختاری یا طراحی سلسله مراتبی

اعلام قطعه ها components declaration

مشخصات configuration specification

آموزش پروژه عملی با VHDL

کاربرد عبارت asscrt در برنامه تست

نوع severity_lavel

نوع سیگنال در VHDL

برنامه های فرعی توابع و پکیج ها

 

این فیلم آموزشی برای تمامی دانشجویان دانشگاه پیام نور ، دانشگاه آزاد ، دانشگاه سراسری ، دانشگاه علمی کاربردی ، موسسات آموزش عالی و رشته های مهندسی کامپیوتر ، مهندسی برق ، مهندسی عمران و  تمامی رشته های فنی و مهندسی که این درس را در چارت تحصیلی خود دارند ، قابل استفاده می باشد.

——————————–

با تشکر از ابراز احساس شما!
بعد از خواندن مطلب چه حسی دارید؟
  • برانگیخته
  • مجذوب کننده
  • خوشحال کننده
  • حوصله سر بر
  • ناراحت کننده
  • عصبانی شدم
۹۷۰x90

درباره نویسنده

مطالب مرتبط

نظر بدهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

Time limit is exhausted. Please reload CAPTCHA.